보다 빠른 반도체 칩을 위하여(Semiconductor chips)
*****EUV 리토그래피 기술 첫선
미국 반도체 회사들과 정부출연 연구소들의 컨소시엄에서 개발 중인 극자외선(EUV) 리토그래피의 초기 모델이 첫선을 보였다. EUV 프로젝트는 이제 첫걸음을 내디딘 상태지만 이 기술은 향후 10년간을 주도할 초고속 칩을 만드는 데 핵심적인 역할을 할 것으로 기대된다.
12일 로렌스 리버모어 국립연구소(Lawrence Livermore National Laboratory)에서 보도진에게 공개된 EUV 리토그래피 기술을 이용하면 회로선폭 10나노미터 수준의 칩을 만들 수 있게 된다. 10나노미터면 지금 나와 있는 초고속 칩 회로선폭의 18분의 1, 머리카락 두께의 1만 8,000분의 1에 불과하다.
2005년까지 실용화될 예정인 이 기술을 이용해 PC 프로세서를 만들면 30GHz의 속도를 낼 수 있으며 프로세서 하나에 수십억 개의 트랜지스터를 집적할 수 있게 된다. 무어의 법칙에 따르면 칩 하나에 집적되는 트랜지스터 수는 2년마다 2배로 증가하는 경향이 있다. 칩의 성능이 이 정도 속도로 발전한다는 이야기다. 칩 하나에 집적되는 트랜지스터 수를 늘리는 것은 주로 크기를 줄이는 방식으로 이루어진다.
현재 개발 중인 EUV 리토그래피 기술을 이용하면 칩 성능 향상이 전보다 용이해진다.
컨소시엄(EUV LLC coalition)의 주요 회원사로 참여하고 있는 인텔(Intel)의 크레이그 배렛(Craig Barrett) 사장은 “반도체 업계에서는 리토그래피 기술이 주요 제약 요소였다”고 말했다.
하지만 아직 해결해야 할 과제가 많이 남아 있다. 선린 초우(Sunlin Chou) 인텔 수석부사장은 이 기술을 상용화하려면 칩 제조공정을 완전히 바꿔야 한다고 밝혔다.
현재의 리토그래피 기술에서는 회로가 일련의 렌즈들을 통과하면서 축소된 다음 실리콘 웨이퍼에 입혀진다. 그러나 EUV 리토그래피를 이용할 경우에는 회로가 축소될 때 여러 장의 초정밀 거울에 연속적으로 반사되는 과정을 거치게 된다.
거울을 쓰게 되면 여러 가지의 어려움이 생긴다. 초우 수석부사장은 “거울 표면이 원자 수준에서 고르게 되어 있어야 한다”고 말했다.
제조 과정에서 먼지를 제거하는 기술도 더 발전되어야 한다. 지금은 먼지 입자를 흡착하기 위해 웨이퍼 표면에 박막을 입힌다. 그런데 이 박막은 반사된 상(회로)와 간섭을 일으키는 문제가 있다. 초우 수석부사장은 이를 해결하기 위해 뜨거운 공기 덩어리를 만들어 주는 방법을 고려하고 있다고 밝혔다.
현재의 제조공정에서 EUV 리토그래피를 이용하는 공정으로 전환하는 데는 막대한 비용이 든다. 컨소시엄이 지금까지 지출한 연구비만도 2억 5,000만 달러에 이른다. 초우 수석부사장은 시장에 내놓을 수 있는 단계의 제품을 개발하기까지는 2억 5,000만 ~ 7억 5,000만 달러 가량의 연구비가 추가로 투입되어야 한다고 밝혔다.
EUV 리토그래피를 이용하려면 다른 제조장비들도 교체해야 하기 때문에 여기에도 많은 돈이 들어간다. 예컨데 EUV 리토그래피용 스캐닝 장비의 가격은 2,000만 ~ 3,000만 달러로 현재 이용되는 스캐닝 장비의 2배 수준이다.
하지만 새로운 리토그래피로의 전환은 불가피하다. 현재의 광학 리토그래피 기술은 거의 물리적 한계에 도달해 있다. 지금의 기술로는 웨이퍼에 입히는 상(회로)를 더이상 선명하게 할 수가 없기 때문에 칩의 집적도를 높이는 것이 한계에 직면한 것이다.
렌즈를 개발하는 것도 어려운 과제다. 초기에는 렌즈는 별 문제가 아니었다. 인텔의 공동창업자 고든 무어(Gordon Moore)는 카메라 가게에 가서 쓸 만한 렌즈를 골랐다고 한다. 요즘은 반도체 회사들이 끊임없이 렌즈와 코팅용 신소재를 테스트하고 있다.
초우 수석부사장은 “이것 때문에 현재 기술로는 진전이 더딜 수밖에 없다”면서 “EUV를 이용하면 새로운 소재로 바꿀 필요가 없다”고 말했다.
배렛 사장은 2003년 말까지는 테스트용 EUV 장비가 현장에 설치되기 시작할 것이라고 예상했다. EUV 리토그래피를 이용한 칩은 2005년까지 나올 것으로 보인다. 초기에 나오는 칩의 회로선폭은 70나노미터 정도가 되겠지만, 같은 장비를 이용해 몇 년 안에 10 나노미터 수준의 칩이 생산될 것으로 예상된다.
이번 프로젝트가 성공하면 민관 공동연구가 더욱 활성화될 것으로 보인다. 96년에만 해도 EUV는 여러 가지의 차세대 리토그래피 표준 후보군 중 하나의 가능성에 지나지 않았다. 그러나 정부출연 연구소와 민간기업들이 컨소시엄 방식으로 공동 연구를 진행하면서 이제는 유력한 후보로 떠올랐다.
샌디아 국립연구소(Sandia National Laboratories)의 운영책임자 리처드 스털른(Richard Stulen)은 “과거 같으면 AT&T의 벨 연구소나 IBM 연구소가 이런 연구를 했겠지만 이제 그런 시대는 지났다”며 “이런 규모의 연구는 한 회사가 단독으로 감당할 수가 없다”고 말했다.
이번과 같은 민관 공동연구는 정부출연 연구소가 기초 연구를 담당하고 민간기업이 연구비를 대는 식으로 역할분담이 이뤄진다. 스털른은 정부출연 연구소는 일부 지적재산권에 대해 라이선스를 갖게 되지만 연구 성과를 상용화해서 벌어들이는 기술이용료는 모두 참여기업들이 챙긴다고 설명했다. 이러한 방식의 협조체제가 이뤄지면 정부출연 연구소의 입장에서는 군사기술 연구의 성과를 재활용하는 효과가 있고 민간기업들은 연구개발 비용 부담을 더는 장점이 있다.
또한 기업들은 컨소시엄의 형태로 공동 연구를 하면 향후 표준 경쟁에서 유리한 고지를 점할 수도 있다.
배렛 사장은 “연구 결과가 나오면 참여 업체들은 이를 갖고 다시 현장에서 피튀기는 경쟁을 벌이게 된다”고 덧붙였다.
Copyrights 1998[사이버기술교실_gabsun.com(구josuntech.com)] / 모바일 접속 주소 : [http://m.gabsun.com/]
[무단 전재-재배포 금지] TEL : 0505-336-1813 / FAX : 0505-339-1813 팩스[수신]
문의메일 : master@gabsun.com
본 웹사이트에 게시된 이메일 및 주소의 무단 수집을 거부합니다_위반할 시 정보통신망법에 의해 형사 처벌됩니다.
기술용어사전
